Защелки, триггеры, регистры и буферы
Привет всем, я Роуз. Сегодня я покажу вам разницу между защелкой, триггером, буфером и регистром.
Темы, затронутые в этой статье: |
Ⅰ. Что такое защелка? |
Ⅱ. Что такое флип-флоп? |
Ⅲ. Что такое регистрация? |
Ⅳ. Что такое буфер? |
Ⅴ. В чем разница между защелкой и триггером? |
Ⅰ. Что такое защелка?
Защелка — это тип защелки, которая чувствительна к уровню импульса и меняет состояние в ответ на уровень тактового импульса.
Защелка — это хранилище, которое активируется при достижении определенного уровня. Действие по сохранению данных определяется уровнем входного тактового (или разрешающего) сигнала. Выходные данные будут меняться в зависимости от введенных данных только в том случае, если защелка включена.
(Иными словами, он имеет два входа: эффективный сигнал EN и входной сигнал данных DATA IN, а также выход Q, роль которого заключается в передаче значения DATA IN в Q, когда EN действителен, т. е. блокировка процесс.)
Защелка — это не то же самое, что триггер. Сигнал на выходном терминале колеблется вместе с входным сигналом, когда он не фиксирует данные, точно так же, как сигнал проходит через буфер; как только сигнал-защелка действует как защелка, данные блокируются, а входной сигнал - нет. Когда защелки не заблокированы, их иногда называют прозрачными защелками, поскольку выходной сигнал прозрачен для входного.
Применение: Данные действительны в более позднее время, чем тактовый сигнал. Это означает, что сначала идет тактовый сигнал, а затем сигнал данных. В некоторых арифметических схемах защелки используются в качестве блокнотов данных.
Недостаток: временной анализ затруднен.
Есть две причины, по которым защелки не используются: 1. С защелками часто возникают сбои. 2. При разработке ASIC (интегральной схемы для конкретного приложения) защелки проще, чем ff (триггеры), но в ресурсах FPGA у большинства устройств нет защелки, что приводит к необходимости использования логического вентиля и ff для создания защелки, траты впустую. Ресурсы. (Использование CPLD (сложных программируемых логических устройств) с FPGA является одним из наиболее распространенных подходов к разработке ASIC ) (программируемые логические массивы)
Достоинства: компактный размер. Поскольку защелка работает быстрее, чем FF , она идеально подходит для фиксации адреса, но все источники сигналов защелки должны быть высокого качества. Защелка широко используется в архитектуре ЦП, и именно за счет ее использования увеличивается скорость процессора. Логика внешнего компонента ввода-вывода работает намного медленнее. Поскольку защелкам требуется меньше вентилей для выполнения той же функции, что и триггерам, они чаще используются в asics.
Ⅱ. Что такое флип-флоп?
Триггер: (Flip-Flop, сокращенно FF), также известный как бистабильный вентиль или бистабильный триггер, представляет собой цифровую логическую схему, имеющую два состояния. Триггеры сохраняют свое состояние до тех пор, пока не будет получен входной импульс, также известный как триггер. Выход триггера меняет состояние в соответствии с правилами при получении входного импульса, а затем остается в этом состоянии до тех пор, пока не будет получен другой триггер.
В цифровых интегральных схемах (ИС), в которых используются микросхемы памяти и микропроцессоры, триггерные схемы соединяются для создания логических элементов. Их можно использовать для хранения одного байта информации. Эта информация может быть чем угодно: от статуса секвенсора до значения счетчика букв ASCII, хранящихся в памяти компьютера.
T (переключение), SR (установка/сброс), JK (также известный как Джек Килби ) и D (задержка) — это некоторые из различных типов схем триггеров (задержка). В триггерах обычно используются ноль, один или два входных сигнала, а также тактовый и выходной сигналы. Явный входной сигнал, который сбрасывает текущий выходной сигнал, включен в некоторые триггеры. Первый электронный триггер был изобретен в 1919 году У.Х.Клсом и Ф.В.Джорданом .
Триггер — устройство, чувствительное к фронтам импульсов и состояние которого меняется только при нарастании или спаде тактового импульса.
AT-триггер (также известный как триггерный триггер или триггерный триггер) имеет два входа и выхода. Если T и Q различны, когда тактовая частота изменяется с 0 на 1, выходное значение будет равно 1. T — входной терминал.
Когда он равен 1, состояние выходного терминала Q меняется на противоположное; когда входной терминал T равен 0, состояние выходного терминала Q остается неизменным. Чтобы сделать T-триггер, соедините входные точки J и K триггера JK вместе.
Приложение: Часы точны позже данных. Это означает, что сначала устанавливается сигнал данных, а затем тактовый сигнал. По нарастающему фронту CP, в регистр.
Ⅲ. Что такое регистрация?
Регистр: он широко используется во многих цифровых системах и компьютерах для временного хранения данных и результатов операций, участвующих в операции. На самом деле регистр — это стандартная последовательная логическая схема, но у него просто есть схема хранения. Поскольку защелка или триггер могут хранить 1-битное двоичное целое число, схема хранения регистра состоит из защелок или триггеров. N защелок или триггеров могут образовывать N-битный регистр. Регистры проекта часто строятся на основе количества байтов в компьютере, поэтому существуют 8-битные регистры, 16-битные регистры и так далее.
Регистр может быть построен с помощью любого триггера, целью которого является установка 1 и 0, будь то триггер с синхронной структурой RS, триггер со структурой ведущий-подчиненный или триггер со структурой, запускаемой по фронту. Он имеет общий терминал управления вводом/выводом и тактовый сигнал и обычно состоит из D-триггеров. В большинстве случаев клемма управления включением служит сигналом выбора схемы регистра, а клемма управления тактовой частотой служит сигналом управления вводом данных.
Данные, участвующие в операции, а также результаты операции временно хранятся в небольшом пространстве памяти. Его можно найти во множестве цифровых систем и компьютеров. На самом деле регистр — это стандартная последовательная логическая схема, но у него просто есть схема хранения. Схема хранения регистра состоит из защелок или триггеров. N защелок или триггеров могут образовывать N-битный регистр, поскольку каждая защелка или триггер может хранить 1-битное двоичное значение. Регистры проекта часто строятся на основе количества байтов в компьютере, поэтому существуют 8-битные регистры, 16-битные регистры и так далее.
Регистр может быть построен с помощью любого триггера, целью которого является установка 1 и 0, будь то триггер с синхронной структурой RS, триггер со структурой ведущий-подчиненный или триггер со структурой, запускаемой по фронту. Он имеет общий терминал управления вводом/выводом и тактовый сигнал и обычно состоит из D-триггеров. В большинстве случаев клемма управления включением служит сигналом выбора схемы регистра, а клемма управления тактовой частотой служит сигналом управления вводом данных.
Применение регистров:
1. Он может преобразовывать данные из параллельного в последовательный и последовательный в параллельный; 2. Его можно использовать в качестве фиксатора данных дисплея: многие устройства требуют отображения значения счетчика, которое рассчитывается с использованием кода 8421BCD и отображается на семисегментном дисплее. Человеческий глаз не может различить быстро меняющиеся символы дисплея, если скорость счета высока. Популярный способ управления временем отображения данных — добавление защелки между счетчиком и декодером.
2. Функционирует как буфер;
3. Состав счетчиков. Сдвиговые регистры состоят из счетчиков сдвигового типа, таких как кольцевые или витые кольцевые счетчики.
Регистр сдвигового регистра — это регистр, имеющий функцию сдвига.
Единственная цель регистра — хранить данные или код. Иногда необходимо сдвинуть каждый бит данных в регистре на один бит в старший или младший порядок под действием сигнала управления сдвигом для обработки данных. В соответствии с направлением цифрового движения, которое может регулировать двунаправленный (реверсивный) сдвиговый регистр, сдвиговый регистр классифицируется как сдвиг влево или сдвиг вправо; В зависимости от терминала ввода данных и режима вывода он классифицируется как последовательный или параллельный. В дополнение к триггерам с D-краем для создания регистров сдвига можно использовать триггеры JK.
Ⅳ. Что такое буфер?
Буферный регистр: регистр сдвигового регистра — это регистр, имеющий функцию сдвига.
Единственная цель регистра — хранить данные или код. Иногда необходимо сдвинуть каждый бит данных в регистре на один бит в старший или младший порядок под действием сигнала управления сдвигом для обработки данных. В соответствии с направлением цифрового движения, которое может регулировать двунаправленный (реверсивный) сдвиговый регистр, сдвиговый регистр классифицируется как сдвиг влево или сдвиг вправо; В зависимости от терминала ввода данных и режима вывода он классифицируется как последовательный или параллельный. В дополнение к триггерам с D-краем для создания регистров сдвига можно использовать триггеры JK. Задача первого состоит в том, чтобы временно хранить данные, отправленные периферийным устройством, чтобы процессор мог их извлечь; задача последнего заключается во временном хранении данных, отправленных процессором на периферийное устройство. Буфер числового управления позволяет высокоскоростному процессору и медленным периферийным устройствам координировать и буферизовать синхронизацию передачи данных.
Буфер:
Буфер — это область хранения, которая используется для передачи данных между устройствами, имеющими разные начальные скорости или приоритеты. Буфер уменьшает взаимное ожидание между процессами, гарантируя, что при чтении данных с медленного устройства рабочий процесс быстрого устройства не будет нарушен.
Термин «буфер» относится к компьютерному полю. Схема со структурой защелки или схема без структуры защелки могут создавать буфер с точки зрения конкретной реализации. В общем, когда рабочие скорости отправки и получения данных одинаковы, для реализации буфера можно использовать схему без структуры защелки; когда рабочие скорости отправки и получения данных не одинаковы, используется буфер с защелкой. добиться замыкания (иначе будет потеря данных).
Буферы имеют множество применений в цифровых системах:
(1) Если нагрузочная способность устройства ограничена, можно добавить буфер с драйвером; (2) Если логические уровни переднего и заднего каскадов различаются, для их согласования можно использовать преобразователь уровней.
(3) Используйте инвертирующий буфер, когда логическая полярность отличается или однополую переменную необходимо преобразовать в дополнительную переменную; (4) Используйте схему Шмитта для преобразования медленно меняющегося сигнала в сигнал с крутым фронтом.
(5) Если передача и обработка данных различаются из-за разницы температур и времени между устройствами, добавьте буфер первого уровня для компенсации и т. д.
Ⅴ. В чем разница между защелкой и триггером?
Защелки и триггеры — это двоичные запоминающие устройства с функциями памяти, которые используются для построения различных последовательных логических схем. Защелка подключена ко всем входным сигналам, и защелка меняется при изменении входного сигнала; триггер управляется тактовым сигналом, текущий входной сигнал дискретизируется, а выходной сигнал генерируется только тогда, когда тактовый сигнал активирован. Поскольку и защелка, и триггер являются последовательными логическими устройствами, выходной сигнал привязан как к текущему входу, так и к выходу предыдущего момента.
1. Защелка регулируется асинхронно и срабатывает по уровню. Защелка идентична каналу, когда сигнал разрешения действителен, и защелка сохраняет выходное состояние, когда сигнал разрешения недействителен. DFF управляется синхронно и запускается по фронту тактовой частоты.
2. Поскольку защелка чувствительна к входному уровню и на нее сильно влияет задержка проводки, трудно проверить отсутствие заусенцев на выходе; DFF трудно создать заусенцы.
3. Когда для создания защелки и DFF используется схема затвора, защелка использует меньше ресурсов затвора, чем DFF, что демонстрирует превосходство защелки над DFF. В результате уровень интеграции использования защелки в ASIC выше, чем у DFF, тогда как в FPGA верно обратное . где нет стандартного блока защелки, а есть блок DFF, и для реализации одной LATCH требуется множество LE. Защелка срабатывает по уровню, что эквивалентно наличию клеммы включения, и это эквивалентно проводу, который меняется в зависимости от выхода после активации (когда уровень включен). в состоянии инвалидности
Следующий шаг — сохранить исходный сигнал, который можно рассматривать как отличный от триггера. Во многих случаях защелка не может заменить триггер.
4. Статический временной анализ усложняется защелкой.
5. В настоящее время защелка встречается только в схемах очень высокого класса, таких как Intel P4 и другие процессоры. FPGA имеет блок-фиксатор, и блок регистров также может использоваться в качестве блока-фиксатора . В документации Xilinx v2p модуль настроен как блок регистрации/фиксации , а вложение представляет собой половину структурной диаграммы Xilinx . FPGA других моделей и производителей не тестировались. ——Я считаю, что Xilinx можно настроить напрямую, но altera может быть сложнее; для этого требуется несколько LE, но таким образом можно настроить каждый сегмент устройств, отличных от Xilinx; У Altera есть только специальный блок-защелка в интерфейсе DDR, а вообще, я считаю, что Xilinx можно настроить напрямую. Конструкция с защелкой будет использоваться только в высокоскоростных цепях. Проверил sp3 и sp2e, но больше ничего, а у LE Альтеры нет структуры-защелки. Согласно справочнику, такое расположение поддерживается. Вандянь прав; ФФ Альтеры нельзя настроить как защелку; вместо этого он реализует блокировку с использованием таблицы поиска.
В большинстве конструкций следует избегать замков. Это нарушает время вашего проекта, и это настолько незаметно, что неспециалисты не заметят. Главный недостаток Latch заключается в том, что он не может отфильтровывать ошибки. Для схемы следующего уровня это чрезвычайно опасно. В результате в защелке нет необходимости, пока можно использовать D-триггер.
Поскольку в некоторых регионах часов нет, вам придется полагаться на защелку. Например, если вы подключаете clk к терминалу включения защелки (при условии, что он включен на высоком уровне), время настройки — это время, необходимое для поступления данных до спадающего фронта тактового сигнала, но если это DFF, время настройки время — это время, необходимое для нарастающего фронта хода часов. Это означает, что если данные поступают после управляющего сигнала, единственным вариантом является защелка. В этом сценарии используются заимствования по времени фиксации, указанные выше. По сути, это то же самое, что занять большое количество времени. Другими словами, фиксированное заимствование имеет ограниченный период времени.

Frequently Asked Questions
